DSPはSharcに決定

　デジタル・チャンネル・デバイダー＆デジタル・イコライザーが、７ウエイのスピーカーシステムのキーデバイスだが、デジタルプロセッサーの市販品は非常に高価だから自作以外の手段は考えられない。

　DSPと言えば "テキサスインスツルメンツ" か "アナログデバイセス"。 D.Cube２のプロセッサーを設計した当時はテキサスの技術サポートが万全であったのでテキサスを採用したが、サポート事情は昨今反転しているようだ。

　今回はアナデバの SHARC Processor ADSP-2148x を採用する。2148x はコアクロック400MHzで演算ユニットが2個搭載されている。つまりステレオ動作に最適な構成で CDフォーマットのFs：44.1KHzなら、8,192TAPの積和演算が2チャンネル同時に余裕で実行できる。

　７ウエイのSPシステム用に７個～10個のDSPを搭載したオーディオ・プロセッサー・ボードを製作する。１個のDSPにミッドバス以上を詰め込むことも可能なので（低域のFsを下げればDSP１個に全チャンネル収納も可能）、かなりのオーバースペックだが、ハイサンプリング・フォーマットへの対応と、ソフトウエアを全チャンネル共通化して使い勝手を向上させる目的で、あえてオーバースペックで製作する。

ADSP-21489 EVA-Board

　アナログ・デバイセス社からリリースされている評価用ボードを利用してソフトウエアの開発を行う。

　評価ボードには回路図が付いているので、本仕様にとって不要な部分を削除して回路を簡略化し、10倍に拡張してDSP10個乗りのオリジナルDSPボードを製作する。赤枠部分がDSPボード。

　
　DSPボードは仕様書を良く読んで理詰めで作れば良いので、さして難しくはないだろう、と思っている。再生音の品質を左右する D/A, ATTなど、むしろアナログ系が難題である。

　CDやPCオーディオからPLLで復調したクロックにはジッターが多く含まれる、そこでバッファ・メモリーのFIFOで音源から復調したクロックは切り捨ててしまい、ジッターレスのオンボードクロックでD/A変換を実行する。

　しかしそれでもボード上のクロックラインが長くなれば僅かではあるがジッターが発生する、D/Aボードの真ん中にクロック発信器を配置して同心円状にD/Aを並べる構成を考えているのだが、果たして10個のD/Aチップを均等に配置するスペースが確保出来るのか？　設計を開始してみないと分からない。何度も作り直す羽目にならないように慎重に設計したい。

　「メモリーバッファー考」 のタイトルで本機の FIFO に相当するメモリーバッファの製作記事を見つけた。あまり深く考えもせずにFPGAの中に詰め込んでしまえば良い、と考えていたのだが、チャンネル数が多いのでFPGAに入らなかったら騒動だ。やっぱりDSP部分が一番簡単なようだ。
http://www20.tok2.com/home/easyaudiokit/memory/memorybuffer.html

ALTERA FPGA ( Cyclon, Arria, Stratix )

　デモルーム三棟に加え、SP、Amp、D/A、DSP を作らなければならないので、来春竣工を目標にすると全て自作は無理かもしれない。当面上記筆者の方が頒布している easyaudiokit の頒布品なども織り交ぜて基本機能を構築し、徐々に入れ替える作戦になるかもしれない。資料館にも情報満載です。

　クロックジッターの功罪と解決法は「オーディオ品質とクロックジッター」に明快な解説があります。参照してください。　【１】　【２】　【３】　【４】　【５】　

　DSPボードの主たる目的がマルチ・チャンネル用のデバイダであるから、0.1dB単位のレベル設定が必須であろう。アナログATTに0.1dBステップの接点数や精度を期待することは不可能だから、アナログATTは6dBステップとし、0.1dB～5.9dBの0.1dBステップをDigital-ATTに受け持たせる。

　下記が動作イメージ

＜デジタルATTは常に0～-5.9dbで動作する＞

　6dB毎にアナログATTが作動し、デジタルATTが0dB
に復帰する。デジタルATTによるS/N悪化要因は最大-5.9dB（1bit 相当）。

　DSP内部では、CDの16bit データを24bit に拡張して演算を行う。デジタルATTのロスが最大 1bitだから、オーディオデータが23bit 以下の精度になることはない。

　デジタルATTのウイークポイントである小音量再生時のS/Nの低下、ビット落ちによる弱音部の汚れ、弱音のエコーがビット落ちして発生する音場表現力の低下も発生しない。

マルチウエイ・スピーカー自作の難関はネットワーク

　エンクロージャを作ってスピーカーを組み込むことは簡単にできる、しかしネットワークの設計が難しい。マルチウエイのスピーカーシステムを自作するときにぶち当たる難題である。

　LCネットワークにしろ、電子的なネットワークにしろ、アナログ方式のフィルターで周波数特性をいじると位相が勝手に回ってしまい、空間合成で位相干渉が発生する。

　クロスポイントの上を受け持つSP（例えばスコーカー）と、下を受け持つSP（例えばウーファ）から、演奏タイミングが異なる二つの同じ音が出力されるのだからピンポイントのフォーカスが得られるはずがない。

　マルチSP方式はユニットの数に比例してアンフォーカスなクロスポイントが増加する。多チャンネル・マルチの難しさの原因である。

　スピーカーシステムのメーカーでは企業秘密の位相補償回路を組み込んで位相を整え、アマチュアには到底製作が不可能な位相特性の良いスピーカーシステムを作り上げている。だからハイエンドSPのあの異常な高値が通用するのでしょう。

　高値の原因は分割フィルターと分かっているが自作派には位相制御は難題である、高度な測定システムも揃えなければならない・・・。　しかしそこに直線位相のデジタルネットワークを投入すれば、自作派のアマチュアにだってハイエンドSP並のハイエンドスペックのSPシステムが自作可能になる。

　勿論SPユニット自身が直線位相ではないので、素性の良いSPを選ぶ眼力が必要だが・・。

出典：誠文堂新光社/高品位スピーカーシステム/新井悠一

　デジタルプロセッサを用いてスピーカーシステムを製作するときに必要になるパソコンを利用した各種測定システムの使い方が紹介されている。図3-5-11はサンプルスピーカーの周波数特性と位相特性。位相特性を加味すると、400Hz～2.5kHzがこのスピーカーの利用可能帯域であることが分かる。

　周波数特性の若干の凸凹は直線位相のGEQで補正してかまわない、しかしリスニングポイントに参照マイクを置いて逆補正をかけたら音楽が壊れてしまう。

　DSPによるデジタル信号処理を用いると、直線位相（位相が狂わない）の分割フィルターが簡単に作れます、自作マニアには必須のアイテムにもかかわらず、数が売れないから仕方ないのですが、市販品はあまりにも高価です。

　本システム用に製作するデジタルプロセッサーの市販予定は現在のところありません、但し弊社製品のユーザー様限定でご希望者にはお分けするつもりです（完成は来春の予定）。市販品に比べれば、かなりのコストダウンが可能と思います。

　ソフトウエアの仕様も公開の予定です。デモルームの調整に必要な周波数特性を上げ下げする直線位相のグラフィック・イコライザ、チャンネル・デバイダの機能は初期モデルに搭載しますが、その他のアプリケーションはスキルのある方の参加を希望します。

　位相特性を上げ下げする直線位相のグライコも装備すれば、周波数と位相が自由に操作できるようになります。SPユニット固有の位相特性を逆補正する適応型フィルターの試作をしたことがありますが、厳密な補正を実行すると係数ファイルが長くなってプリエコーの弊害が出るし、短いと補正が甘くなる、というトレードオフが発生します。簡単ではないでしょう。